0 ' ' ' ' ' ' 4 ( H 9( J ( 4 ( 3 ) 7 6) 3 n) ) 0 <* m* * [ + + r, - [ - - z. / / / (0 ( X0 ( 0 ( 0 / 0 1 1 B 51 % x1 % 1 ( 1 ( 1 2 2 E I2 1 2 ? 2 ( 3 ) *3 . T3 3 / 3 . 3 3
4 %4 ?4 Y4 c4 m4 4 4 4 4 4 4 4 5 5 .5 @5 ( ^5 5 5 5 5 5
6 #6 26 P6 a6 y6 6 6 6 6 6 6 7 G )7 q7 7 ; 7 7 8 $8 A8 S8 = r8 & 8 8 $ 8 " 9 - <9 j9 - 9 3 9 9 : 3 : # T: x: :
: % : ) : % ; ! +; ! M; $ o; ; ; 8 ; ; " < 8< ! P< r< ' < ' < < 7 < -= W D= } = P > 4 k> k > t ? 4 ? 5 ? B ? /@ & K@ r@ @ @ @ ) @ , A , CA 9 pA C A 7 A ; &B R bB R B / C 8C " SC # vC C C - C ( C 'D =D ! WD 5 yD & D ' D / D ) .E / XE E b E . F 8F PF lF F ! F 0 F F G ! !G % CG iG < }G G # G 2 G + 0H \H }H H H 3 H / I 0I JI bI }I I I I + I J " +J NJ * jJ % J # J 7 J K = 8K 7 vK ! K 5 K " L )L JL kL L L ! L L M 2 (M 1 [M , M + M 2 M 2 N ) LN vN N ) N ! N ' N ' O ' ?O gO : O O O O O P $P ?P UP uP P P P P P " Q 8Q " HQ kQ Q Q Q Q ! Q E R ' bR R R R 1 R 9 S ) OS : yS < S ] S 4 OT ; T = T ^ T 8 ]U ? U A U b V ; {V = V ^ V : TW < W ] W = *X ; hX = X ^ X = AY ? Y ` Y ; Z = \Z ^ Z ; Z = 5[ ^ s[ ; [ = \ ^ L\ : \ < \ ] #] 9 ] ; ] \ ] ; T^ = ^ ^ ^ ) -_ # W_ 9 {_ 9 _ ? _ ? /` 3 o` 9 ` ? ` ? a @ ]a B a c a Eb 6 fb b b b b b c $c Ac Tc oc c c % c c c d F d 2 Vd 0 d + d . d 1 e Ge ee % ve e ( e % e & f (f & @f gf f f ) f % f g !g 5g & Hg og g g & g 5 g J h [h gh sh ! h h
h $ h % h + i @i Yi xi 2 i 2 i 2 i 4 %j , Zj
j 9 j F j 4 k Kk ( jk k ; k / k & l " El hl ! l l l l l m !m 9m Nm bm vm m m ( m % m n n .n 4 Dn ! yn + n n ' n o ,o 9o Vo so % o o o 0 o 5 p 2 Kp & ~p ' p p p & q & 0q - Wq ; q J q = r 3 Jr ~r r r r r % r r s $ %s Js ( Zs $ s " s - s $ s t ?t Xt # wt " t " t t u u 6u Nu % fu u u R u x x C "x W fx X x 9 y H Qy < y 9 y z 6 z z { h A| | S} } h ~ N ? Á F F J D 7 ւ : L I D F ۃ 6 " 6 Y ; O ̄ 9 P V 6 - ޅ 4 A . N - } # # φ ) ) G T ] ~
- ' % > R n = ͈ # " : ] x " щ # = Q k G ? + F b r & Ջ % $ " G ` W 6 ، ' ) 7 ' a 0 = ҍ 8 # I $ m K . ގ '
5
K F V J F H / H x E " B B & 4 A * > < i < H H [ c S H 6 r Ӕ | F B Õ : P A + # ߖ # ! ' # I C m 3 4 : C U 7 ; ј S
U a 1 ! * + 6 " b $ = 6 ! $ A / f B 1 ٛ 2 ; > 5 z @ + o 3 ڝ 0 / R ` ! $ ՞ . . ) X U r 4 ȟ 1 K / / { % 0 Ѡ ! Y ; Q # & ) $ P 4 u # ʢ F . 5 3 d - < ƣ 4 % 8 > ^ , [ ʤ J & & q ; + ԥ : : ; : v 9 * + 4 + ` ; : ȧ 3 / 7 6 g 6 - ը # ' 5 7 < m 9 9 9 X G y ! ! $ - R ! q 9 < ͫ <
< G < 2 Ӭ D K 4 \ 2 2 ĭ 6 & . , U % ` 1 ; 3 Z " > B 2 3 8 f @ g Q H 9 A Ա h J = ʲ E l N 9 A h 7 8 @ ٴ g Q 9 Ե A h P ; C j 9 9 A h 9 A ø h 9 n A h 8 S @ g ͺ 7 5 ? m f 9 A N h / ' ) L Q K [ K F ; @ ξ [ K k > F m = & G ; Q c % x 1 ! 2 ' J A r Z 8 P ; 5 9 ? 5 u ( 3 0 1 M ' 4 G 9 2 , F 5 O 2 c a U !
0 7 > 0 v I ! + ? ? V ? ? A 6 X X l S d 6 / . X N 7 5 < . R ? $ ' D e + 5 7 a ( X 6 P 8 ' 1 ) D - Y - , 6 # 1 K U F B ) + * U 1 - - - ? < U | X E + ? q
! / % D % j < 9 + ( K 6 t + & ' / C / s . , $ & $ # K # o 3 . < 6 i C { g G ; \ 7 * k ^ 2 5 ) X 8 ! p ; s ? % f I 2 p > W E ) $ n P - q C w ` ` m A V + & M v ~ J h o ( l F u M $ <
G w O R a # Y H x
! \ < e 3 ' ] _ e s D % = b . 1 / 0 : > U d ~ B R I / 5 b 1
* J E T o L S (
" u H O , X Q T z f ] { 8 g c j } Z n v = V @ K c z a [ Q l + h x 9 0 _ j K | } 6 ^ D : t S 4 B ' r y q Y ? 4 N 3 m k # F 7 , W | A & U " d . N y - r L @ i P 9 t [ Z 3 ' ' : Y
no-aliases Use canonical instruction forms.
numeric Print numeric register names, rather than ABI names.
For the options above, the following values are supported for "%s":
aliases Do print instruction aliases.
debug_dump Temp switch for debug trace.
no-aliases Don't print instruction aliases.
no-notes Don't print instruction notes.
no-pc Don't print program counter prefix.
ctx4 Force disassembly using 4-context mode.
ctx8 Force 8-context mode, takes precedence.
notes Do print instruction notes.
The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARC specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARM specific disassembler options are supported for use with
the -M switch:
The following LoongArch disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following NFP specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following PPC specific disassembler options are supported for use with
the -M switch:
The following RISC-V specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
Warning: illegal use of double register pair.
addr16 Assume 16bit address size
addr32 Assume 32bit address size
addr64 Assume 64bit address size
amd64 Display instruction in AMD64 ISA
att Display instruction in AT&T syntax
att-mnemonic
Display instruction in AT&T mnemonic
data16 Assume 16bit data size
data32 Assume 32bit data size
i386 Disassemble in 32bit mode
i8086 Disassemble in 16bit mode
intel Display instruction in Intel syntax
intel-mnemonic
Display instruction in Intel mnemonic
intel64 Display instruction in Intel64 ISA
suffix Always display instruction suffix in AT&T syntax
x86-64 Disassemble in 64bit mode
# internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *illegal* *unknown operands type: %d* *unknown* , <invalid CRC operator>, .<bad> 21-bit offset out of range 64-bit address is disabled <bad> <function code %d> <illegal instruction> <illegal precision> <illegal reg num> <internal disassembler error> <internal error in opcode table: %s %s>
<invalid CC-reg number> <invalid branch>[ <invalid cacheop number> <invalid cmd action %d:%d:%d>[] <invalid cmd target %d:%d:%d>[] <invalid condition code> <invalid flag> <invalid float-CC-reg number> <invalid opsize> <invalid prefop number> <invalid reg number> <invalid register number> <invalid s-reg number> <invalid size> <invalid v-reg number> <invalid_instruction>: <unknown register %d> ABORT: unknown operand An error occurred while generating the extension instruction operations Assume all insns are Thumb insns Attempt to find bit index of 0 BO value implies no branch hint, when using + or - modifier Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Disassemble only into canonical instructions. Don't understand 0x%x
Enable CDE extensions for coprocessor N space Enforce the designated architecture while decoding. Error processing section %u Error: read from memory failed Examine preceding label to determine an insn's type File has invalid ME-Config section. File has no ME-Config section. GPR odd is illegal Hmmmm 0x%x Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Invalid NFP option: %s Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Please report this bug Print CP0 register and HWR names according to specified
architecture. Print CP0 register names according to specified architecture.
Default: based on binary being disassembled.
Print FPR names according to specified ABI.
Default: numeric.
Print GPR and FPR names according to specified ABI.
Print GPR names according to specified ABI.
Default: based on binary being disassembled.
Print HWR names according to specified architecture.
Default: based on binary being disassembled.
Print numeric register names, rather than ABI names. Print the CSR according to the chosen privilege spec. Print unknown instructions according to length from first two bits Recognize DSP instructions. Recognize FPU QuarkSE-EM instructions. Recognize FPX DP instructions. Recognize FPX SP instructions. Recognize MSA instructions.
Recognize NPS400 instructions. Recognize double assist FPU instructions. Recognize double precision FPU instructions. Recognize single precision FPU instructions. Recognize the Global INValidate (GINV) ASE instructions.
Recognize the Loongson Content Address Memory (CAM) instructions.
Recognize the Loongson EXTensions (EXT) instructions.
Recognize the Loongson EXTensions R2 (EXT2) instructions.
Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions.
Recognize the eXtended Physical Address (XPA) ASE
instructions.
Recognize the virtualization ASE instructions.
Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SVE `movprfx' compatible instruction expected SVE instruction expected after `movprfx' SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown error %d
Use canonical instruction forms.
Use only hexadecimal number to print immediates. VSR overlaps ACC operand Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected assertion fail %s:%d attempt to set 'at' bits when using + or - modifier attempt to set y bit when using + or - modifier bad case %d (%s) in %s:%d bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte index must be a multiple of 8 byte relocation unsupported cannot use odd number destination register cannot use odd number source register cde coprocessor not between 0-7: %s cgen_parse_address returned a symbol. Literal required. coproc must have an argument: %s coprocN argument takes options "generic", "cde", or "CDE": %s destination register differs from preceding instruction displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expected 16, 32 or 64 in expected `%s' after previous `%s' expected a range of four offsets expected a range of two offsets expected a selection register in the range w12-w15 expected a selection register in the range w8-w11 expected a single offset rather than a range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal MEP INDEX setting '%x' in ELF header e_flags field illegal PL operand value illegal WC operand value illegal bitmask illegal id (%d) illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed instruction opens new dependency sequence without ending previous one insufficient data to decode instruction internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s"
internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
internal error: bad vliw->next_slot value internal error: bpf_cgen_cpu_open: no endianness specified internal error: bpf_cgen_cpu_open: unsupported argument `%d' internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: broken opcode descriptor for `%s %s' internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal relocation type invalid internal: non-debugged code (test-case missing): %s:%d invalid %function() here invalid Ddd value invalid R operand invalid TH value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid bat number invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid offset invalid offset: must be in the range [-512, -8] and be a multiple of 8 invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit merging predicate expected due to preceding `movprfx' mis-matched privilege spec set by %s=%s, the elf privilege attribute is %s missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register multiplier negative immediate value not allowed negative or unaligned offset expected no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) out of memory output register of preceding `movprfx' expected as output output register of preceding `movprfx' not used in current instruction output register of preceding `movprfx' used as input parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range predicate register differs from that in preceding `movprfx' predicated instruction expected after `movprfx' previous `movprfx' sequence not closed reading from a write-only register reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register size not compatible with previous `movprfx' register source in immediate move register unavailable for short instructions relocation invalid for store rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected size register differs from preceding instruction source and target register operands must be different source register differs from preceding instruction specified register cannot be read from specified register cannot be written to stack pointer register expected start register out of range starting offset is not a multiple of 2 starting offset is not a multiple of 4 syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) the register-index form of PRFM does not accept opcodes in the range 24-31 the three register operands must be distinct from one another this `%s' should have an immediately preceding `%s' undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown S/390 disassembler option: %s unknown constraint `%c' unknown operand shift: %x unknown privileged spec set by %s=%s unknown reg: %d unrecognised disassembler CPU option: %s unrecognised disassembler option: %s unrecognised register name set: %s unrecognized disassembler option with '=': %s unrecognized disassembler option: %s unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range writing to a read-only register Project-Id-Version: opcodes 2.40.90
Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/
POT-Creation-Date: 2023-07-03 11:31+0100
PO-Revision-Date: 2023-07-18 20:18+0200
Last-Translator: Remus-Gabriel Chelu <remusgabriel.chelu@disroot.org>
Language-Team: Romanian <translation-team-ro@lists.sourceforge.net>
Language: ro
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
Plural-Forms: nplurals=3; plural=(n==1 ? 0 : (n==0 || (n%100 > 0 && n%100 < 20)) ? 1 : 2);
X-Bugs: Report translation errors to the Language-Team address.
X-Generator: Poedit 3.2.2
no-aliases Folosește formulare de instrucțiuni canonice.
numeric Afișează nume de registre numerice, mai degrabă decât nume ABI.
Pentru opțiunile de mai sus, următoarele valori sunt acceptate pentru „%s”:
aliases Afișează alias de instrucțiuni.
debug_dump Comutare temporară pentru urmărirea depanării.
no-aliases Nu afișează alias de instrucțiuni.
no-notes Nu afișează note de instrucțiuni.
no-pc Nu afișează prefixul contorului de program.
ctx4 Forțează dezasamblarea folosind modul 4-context.
ctx8 Forțează modul 8-context, are prioritate.
notes Afișează note de instrucțiuni.
Următoarele opțiuni de dezasamblare specifice AARCH64 sunt acceptate pentru
utilizare opțiunea „-M” (opțiunile multiple trebuie separate prin virgulă):
Următoarele opțiuni de dezasamblare specifice ARC sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice ARM sunt acceptate pentru
utilizarea cu opțiunea -M:
Următoarele opțiuni de dezasamblare specifice LoongArch sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice MIPS sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice NFP sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice PPC sunt acceptate pentru
utilizarea cu opțiunea -M:
Următoarele opțiuni de dezasamblare specifice RISC-V sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice S/390 sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Următoarele opțiuni de dezasamblare specifice i386/x86-64 sunt acceptate pentru
utilizare cu opțiunea -M (opțiunile multiple trebuie să fie separate prin virgule):
Avertisment: dezasamblarea poate fi greșită din cauza alegerii clasei de cod operațional ghicite.
Utilizați -M<clasa[,clasa]> pentru a selecta clasa (clasele) de cod operațional corectă(e).
Avertisment: utilizare ilegală a perechii de registre duble.
addr16 Presupune că dimensiunea adresei este de 16 de biți\n
addr32 Presupune că dimensiunea adresei este de 32 de biți\n
addr64 Presupune că dimensiunea adresei este de 64 de biți
amd64 Afișează instrucțiunile în ISA AMD64
att Afișează instrucțiunile în sintaxa AT&T
att-mnemonic
Afișează instrucțiunile în mnemonicul AT&T
data16 Presupune că dimensiunea datelor este de 16 de biți
data32 Presupune că dimensiunea datelor este de 32 de biți\n
i386 Dezasamblează în modul pe 32 de biți
i8086 Dezasamblează în modul pe 16 de biți
intel Afișează instrucțiunile în sintaxa Intel
intel-mnemonic
Afișează instrucțiunile în mnemonicul Intel
intel64 Afișează instrucțiunile în ISA Intel64
suffix Afișează întotdeauna sufixul instrucțiunilor în sintaxa AT&T
x86-64 Dezasamblează în modul pe 64 de biți
# eroare internă, modificator nedefinit (%c) # eroare internă, operand nedefinit în „%s %s” $<nedefinit> %dsp16() ia o adresă simbolică, nu un număr %dsp8() ia o adresă simbolică, nu un număr operatorul „LSL” nu este permis operatorul „ROR” nu este permis (DP) poziționare în afara intervalului. (SP) poziționare în afara intervalului. (necunoscut) *ilegal* *tip necunoscut de operanzi: %d* *necunoscută* , <operator CRC nevalid>, .<greșit> deplasare del 21 biți în afara intervalului adresa pe 64 de biți este dezactivată <greșit> <cod funcție %d> <instrucțiune ilegală> <precizie ilegală> <număr de registru ilegal> <eroare internă de dezasamblor> <eroare internă în tabelul de coduri operaționale: %s %s>
<număr de CC-reg nevalid> <ramură nevalidă>[ <număr cacheop nevalid> <acțiune cmd nevalidă %d:%d:%d>[] <țintă cmd nevalidă %d:%d:%d>[] <cod de condiție nevalid> <opțiune nevalidă> <număr de float-CC-reg nevalid> <mărime a operatorului nevalidă> <număr prefop nevalid> <număr de registru nevalid> <număr de registru nevalid> <număr de s-reg nevalid> <mărime nevalidă> <număr de v-reg nevalid> <instrucțiune_nevalidă>: <registru necunoscut %d> ABANDONARE: operand necunoscut A apărut o eroare la generarea operațiunilor de instrucțiuni extinse Se presupune că toate instrucțiunile sunt instrucțiuni Thumb Se încearcă găsirea indicelui de biți 0 Valoarea BO nu implică nicio indicație de ramificare, când se utilizează modificatorul + sau - Expresie directă(immediate) greșită Registru greșit în postincrementare Registru greșit în preincrementare Nume de registru greșit MARE problemă în parse_imm16! Numărul de biți pentru indexarea registrului general este în afara intervalului 0-15 Se necesită adresa de octet. - trebuie să fie pară. Dezasamblează numele de „registru” Dezasamblează în modul arhitectură ESA Dezasamblează în modul z/Architecture Dezasamblează numai în instrucțiuni canonice. Nu se înțelege 0x%x
Activează extensiile CDE pentru spațiul N al coprocesorului Forțează arhitectura desemnată în timpul decodării. Eroare la procesarea secțiunii %u Eroare: citirea din memorie a eșuat Examinează eticheta anterioară pentru a determina tipul unei instrucțiui Fișierul are o secțiune ME-Config nevalidă. Fișierul nu are o secțiune ME-Config. GPR impar este ilegal Hmmmm 0x%x Valoare directă(immediate) în afara intervalului (de la -128 la 127) Valoare directă(immediate) în afara intervalului (de la -32768 la 32767) Valoare directă(immediate) în afara intervalului (de la -512 la 511) valoarea directă(immediate) este în afara intervalului (de la -7 la 8) valoarea directă(immediate) este în afara intervalului (de la -8 la 7) Valoare directă(immediate) în afara intervalului (de la 0 la 65535) Opțiune NFP nevalidă: %s Specificator de mărime nevalid registrul LP_COUNT nu poate fi utilizat ca registru de destinație Eticheta se află în conflict cu `Rx' Eticheta se află în conflict cu numele de registru Nume globale binecunoscute Nicio repoziționare pentru o valoare directă(immediate) redusă Nu este o adresă relativă la calculator. Numai $sp sau $15 sunt permise pentru acest cod operațional Numai $tp sau $13 sunt permise pentru acest cod operațional Operandul nu este un simbol Operand în afara intervalului. Trebuie să fie între -32768 și 32767. Raportați această eroare Afișează registrul CP0 și numele HWR conform arhitecturii
specificate. Afișează numele registrului CP0 conform arhitecturii specificate.
Implicit: bazat pe binarul care este dezasamblat.
Afișează numele FPR conform ABI specificat.
Implicit: numeric.
Afișează numele GPR și FPR conform ABI specificat.
Afișează numele GPR conform ABI specificat.
Implicit: bazat pe binarul care este dezasamblat.
Afișează numele HWR conform arhitecturii specificate.
Implicit: bazat pe binarul care este dezasamblat.
Afișează nume de registru numeric, mai degrabă decât nume ABI. Afișează CSR conform specificației de privilegiu alese. Afișează instrucțiuni necunoscute în funcție de lungimea primilor doi biți Recunoaște instrucțiunile DSP. Recunoaște instrucțiunile FPU QuarkSE-EM. Recunoaște instrucțiunile FPX DP. Recunoaște instrucțiunile FPX SP. Recunoaște instrucțiunile MSA.
Recunoaște instrucțiunile NPS400. Recunoaște instrucțiunile pentru FPU auxiliar de dublă precizie. Recunoaște instrucțiunile FPU de dublă precizie. Recunoaște instrucțiunile FPU de simplă precizie. Recunoaște instrucțiunile ASE Global INValidate (GINV).
Recunoaște instrucțiunile Loongson Content Address Memory (CAM).
Recunoaște instrucțiunile Loongson EXTensions (EXT).
Recunoaște instrucțiunile Loongson EXTensions R2 (EXT2).
Recunoaște instrucțiunile ASE Loongson MultiMedia Extensions Instructions (MMI).
Recunoaște instrucțiunile ASE de adresă fizică
extinsă (XPA).
Recunoaște instrucțiunile ASE de virtualizare.
Lista de registre nu este validă Registrul trebuie să fie între r0 și r7 Registrul trebuie să fie între r8 și r15 Numărul de registru nu este valid SR/SelID este în afara intervalului se aștepta o instrucțiune SVE compatibilă cu „movprfx” instrucțiune SVE este așteptată după „movprfx” SelID este în afara intervalului Selectează numele de registru brute Selectează numele de registru utilizate de GCC Selectează numele de registru utilizate în documentația ISA ARM Selectează numele de registru utilizate în APCS Selectează numele de registru utilizate în ATPCS Selectează numele de registru speciale utilizate în ATPCS Operandul redus nu a fost un număr direct(immediate) Numărul de registru cu scop special este în afara intervalului Eroare de sintaxă: fără „)” la final Următoarele opțiuni de dezasamblare specifice WebAssembly sunt acceptate pentru
utilizarea cu opțiunea -M:
Operandul operatorului procentual nu este un simbol UIMM = 00000 este ilegal valorile UIMM >15 sunt ilegale valorile UIMM >7 sunt ilegale Eroare necunoscută %d
Folosește formulare de instrucțiuni canonice.
Utilizează numai numere hexazecimale pentru a afișa valorile directe(immediate). VSR se suprapune pe operandul ACC Valoarea nu este aliniată suficient Valoarea operandului A trebuie să fie 0 sau 1 Cuvânt cheie W invalid în slotul operand FR. se aștepta un registru W Avertisment: dezasamblarea nu este fiabilă - nu sunt suficienți octeți disponibili Avertisment: ilegală ca instrucțiune de 2 operanzi Avertisment: ilegală ca instrucțiune de emulare Avertisment: a fost detectată utilizarea rezervată a biților A/L și B/W Avertisment: mod de adresare CALLA nerecunoscut valorile acceptate sunt de la -1 la 6 registru de adrese în intervalul de încărcare se aștapta rescrierea adresei aserțiune eșuată %s:%d se încearcă inițializarea biților „at” când se utilizează modificatorul + sau - se încearcă inițializarea bitului y când se utilizează modificatorul + sau - caz greșit %d (%s) în %s:%d instrucțiune greșită „%.50s” instrucțiune greșită „%.50s...” bit,base este în afara intervalului bit,base este în afara intervalului pentru simbolul operand de ramificare nealiniat ramură(branch) la poziție impară valoare ramură(branch) în afara intervalului și la poziție impară valoare ramură(branch) în afara intervalului indexul de octeți trebuie să fie un multiplu de 8 repoziționarea octeților nu este acceptată nu se poate utiliza registrul de destinație cu număr impar nu se poate utiliza registrul sursă cu număr impar coprocesor cde nu este între 0-7: %s cgen_parse_address a returnat un simbol. Se necesită literal. «coproc» trebuie să aibă un argument: %s argumentul „coprocN” acceptă numai valorile „generic”, „cde” sau „CDE”: %s registrul de destinație este diferit față de instrucțiunea precedentă valoarea deplasării nu este aliniată valoarea deplasării în afara intervalului și nealiniată valoarea deplasării în afara intervalului valoarea directă(immediate) dsp:16 în afara intervalului valoarea directă(immediate) dsp:20 în afara intervalului valoarea directă(immediate) dsp:24 în afara intervalului valoarea directă(immediate) dsp:8 în afara intervalului se aștepta 16, 32 sau 64 în așteptat „%s” după „%s” anterior se așteaptă un interval de patru poziții se așteaptă un interval de două poziții se aștepta un registru de selecție în intervalul w12-w15 se aștepta un registru de selecție în intervalul w8-w11 se aștepta o singură poziție, și nu un interval se aștepta adresa relativă a got: got(simbol) se aștepta adresa relativă a got: gotoffhi16(simbol) se aștepta adresa relativă a got: gotofflo16(simbol) se aștepta adresa relativă a gp: gp(simbol) se aștepta operatorul de extindere registru extern primul registru al intervalului ar trebui să fie r13 se aștepta valoare directă(immediate) în virgulă mobilă valoarea în virgulă mobilă trebuie să fie 0,0 sau 1,0 valoarea în virgulă mobilă trebuie să fie 0,5 sau 1,0 valoarea în virgulă mobilă trebuie să fie 0,5 sau 2,0 valoare a operandului L ilegală parametru ilegal MEP INDEX „%x” în câmpul e_flags din antetul ELF valoare a operandului PL ilegală valoare a operandului WC ilegală mască de biți ilegală id ilegal (%d) valoare directă(immediate) ilegală folosire ilegală de paranteze imm10 este în afara intervalului valoarea directă(immediate) imm:6 în afara intervalului valoarea directă(immediate) este în afara intervalului 0-7 valoarea directă(immediate) este în afara intervalului 1-2 valoarea directă(immediate) este în afara intervalului 1-8 valoarea directă(immediate) este în afara intervalului 2-9 poziția directă valoare directă(immediate) în afara intervalului valoare directă(immediate) prea mare pentru dimensiunea elementului valoare directă valoarea directă(immediate) nu poate fi un registru valoare directă(immediate) în afara intervalului valoare directă(immediate) în afara intervalului se aștepta valoare directă(immediate) egală cu zero valoare incompatibilă a operandului L registru index în intervalul de încărcare registrul de index xzr nu este permis instrucțiunea deschide o nouă secvență de dependență fără a o termina pe cea anterioară date insuficiente pentru a decoda instrucțiunile eroare internă de dezasamblor eroare internă: unitate de instrucțiuni greșită eroare internă: cod major greșit eroare internă: sparc-opcode.h greșit: „%s” == „%s”
eroare internă: sparc-opcode.h greșit: „%s”, %#.8lx, %#.8lx
eroare internă: valoare vliw->next_slot greșită eroare internă: bpf_cgen_cpu_open: endianness nedefinit eroare internă: bpf_cgen_cpu_open: argument neacceptat „%d” eroare internă: bpf_cgen_rebuild_tables: valori conflictuale insn-chunk-bitsize: „%d” și „%d” eroare internă: descriptor deteriorat al codului operațional pentru „%s %s” eroare internă: cris_cgen_cpu_open: endianness nedefinit eroare internă: cris_cgen_cpu_open: argument neacceptat „%d” eroare internă: cris_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: nu se știe cum să se gestioneze rezultatele analizării eroare internă: epiphany_cgen_cpu_open: endianness nedefinit eroare internă: epiphany_cgen_cpu_open: argument neacceptat „%d” eroare internă: epiphany_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: fr30_cgen_cpu_open: endianness nedefinit eroare internă: fr30_cgen_cpu_open: argument neacceptat „%d” eroare internă: fr30_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: frv_cgen_cpu_open: endianness nedefinit eroare internă: frv_cgen_cpu_open: argument neacceptat „%d” eroare internă: frv_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: funcția immediate() apelată cu un număr de octeți nevalid %d eroare internă: ip2k_cgen_cpu_open: endianness nedefinit eroare internă: ip2k_cgen_cpu_open: argument neacceptat „%d” eroare internă: ip2k_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: iq2000_cgen_cpu_open: endianness nedefinit eroare internă: iq2000_cgen_cpu_open: argument neacceptat „%d” eroare internă: iq2000_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: lm32_cgen_cpu_open: endianness nedefinit eroare internă: lm32_cgen_cpu_open: argument neacceptat „%d” eroare internă: lm32_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: m32c_cgen_cpu_open: endianness nedefinit eroare internă: m32c_cgen_cpu_open: argument neacceptat „%d” eroare internă: m32c_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: m32r_cgen_cpu_open: endianness nedefinit eroare internă: m32r_cgen_cpu_open: argument neacceptat „%d” eroare internă: m32r_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: mep_cgen_cpu_open: endianness nedefinit eroare internă: mep_cgen_cpu_open: argument neacceptat „%d” eroare internă: mep_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: mt_cgen_cpu_open: endianness nedefinit eroare internă: mt_cgen_cpu_open: argument neacceptat „%d” eroare internă: mt_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: or1k_cgen_cpu_open: endianness nedefinit eroare internă: or1k_cgen_cpu_open: argument neacceptat „%d” eroare internă: or1k_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” eroare internă: resursă hardware necunoscută eroare internă: operand necunoscut, %s eroare internă: câmp nerecunoscut %d în timpul construirii instrucțiunii eroare internă: câmp nerecunoscut %d în timpul decodării instrucțiunii eroare internă: câmp nerecunoscut %d în timp ce se obține operandul int(număr întreg) eroare internă: câmp nerecunoscut %d în timp ce se obține operandul vma eroare internă: câmp necunoscut %d în timpul analizării eroare internă: câmpnerecunoscut %d la scrierea instrucțiunii eroare internă: câmp nerecunoscut %d în timpul definirii operandului int(număr întreg) eroare internă: câmp nerecunoscut %d în timpul definirii operandului vma eroare internă: xstormy16_cgen_cpu_open: endianness nedefinit eroare internă: xstormy16_cgen_cpu_open: argument neacceptat „%d” eroare internă: xstormy16_cgen_rebuild_tables: valori insn-chunk-bitsize conflictuale: „%d” și „%d” tip de repoziționare internă nevalid intern: cod nedepanat (cazul de testare «test-case» lipsește): %s:%d %function() nu este validă aici valoare Ddd nevalidă operand R nevalid valoare TH nevalidă tip de adresă nevalid pentru operand mod de adresare nevalid valoare directă(immediate) aritmetică nevalidă număr bat nevalid opțiune condițională nevalidă constantă nevalidă acces la contor nevalid operator de extindere/schimbare nevalid valoare directă(immediate) nevalidă, trebuie să fie 1, 2 sau 4 câmp de mască nevalid mască mfcr nevalidă poziție nevalidă poziție nevalidă: trebuie să fie în intervalul [-512, -8] și să fie un multiplu de 8 operand nevalid; tipul poate avea doar valorile 0, 1, 2. poziție nevalidă, ar trebui să fie 0, 16, 32, 48 sau 64. poziție nevalidă, ar trebui să fie 0, 8, 16 sau 24 poziție nevalidă, ar trebui să fie 16, 32, 64 sau 128. poziție nevalidă, ar trebui să fie una dintre: 0,4,8,...124. vaoare post-increment nevalidă registru nevalid registru nevalid pentru ajustarea stivei nume de registru nevalid număr de registru nevalid, ar trebui să fie blink număr de registru nevalid, ar trebui să fie fp număr de registru nevalid, ar trebui să fie pcl poziție de registru nevalidă operand registru nevalid la actualizare valoare directă(immediate) replicată MOV nevalidă valoare de schimbare incorectă operator de schimbare nevalid valoarea mărimii nu este validă; trebuie să fie în intervalul 1-64. mărime nevalidă, ar trebui să fie 1, 2, 4 sau 8 mărime invalidă, valoarea trebuie să fie număr sprg nevalid număr tbr nevalid valoare nevalidă pentru prima/ultima valoare directă(immediate) CMEM valoare nevalidă pentru valoarea directă(immediate) sugestie de salt nealiniată gunoi la sfârșit de linie ultimul registru al intervalului nu se potrivește se aștepta instrucțiunea de fuzionare prezisă de către instrucțiunea anterioară „movprfx” specificație de privilegiu nepotrivită stabilită de %s=%s, atributul de privilegiu elf este %s „)” lipsește „]” lipsește lipsește operatorul de extindere mnemonică lipsă în sintaxă lipsește registrul multiplicator valoarea directă(immediate) negativă nu este permisă se aștepta o poziție negativă sau nealiniată nu este permisă nicio valoare de schimbare pentru constantele de 8 biți nu este o pereche validă r0l/r0h poziția(IP) nu este într-o formă validă operandul nu este zero operand în afara intervalului (%ld nu este între %ld și %ld) operand în afara intervalului (%ld nu este între %ld și %lu) operand în afara intervalului (%lu nu este între %lu și %lu) operand în afara intervalului (0x%lx nu este între 0 și 0x%lx) operand în afara limitelor (nu este între 1 și 255) fără memorie registrul de ieșire al instrucțiunii „movprfx” precedente era așteptat ca ieștre registrul de ieșire al instrucțiunii „movprfx” precedente nu este utilizat în instrucțiunea curentă registrul de ieșire al instrucțiunii „movprfx” precedente utilizat ca intrare parse_addr16: index de operator „opindex” nevalid. operandul de operator procent nu este un simbol valoarea poziției este în afara intervalului registrul prezis este diferit față de cel din instrucțiunea anterioară „movprfx” se aștepta instrucțiunea prezisă după „movprfx” secvența anterioară „movprfx” nu este închisă se încearcă citirea dintr-un registru numai pentru scriere perechea de registre trebuie să fie contiguă perechea de registre trebuie să înceapă cu același registru registrul R30 este un indicator limm indicele elementului de registru registrul trebuie să fie BLINK registrul trebuie să fie GP registrul trebuie să fie ILINK1 registrul trebuie să fie ILINK2 registrul trebuie să fie PCL registrul trebuie să fie R0 registrul trebuie să fie R1 registrul trebuie să fie R2 registrul trebuie să fie R3 registrul trebuie să fie SP registrul trebuie să fie r0-r3 sau r12-r15 nume de registru folosit ca valoare directă(immediate) numărul de registru numărul registrului trebuie să fie par registru în afara intervalului dimensiunea registrului nu este compatibilă cu instrucțiunea „movprfx” anterioară registrul sursă mutat la valoarea directă(immediate) registrul nu este disponibil pentru instrucțiuni scurte repoziționare nevalidă pentru stocare rotația se așteaptă să fie 0, 90, 180 sau 270 rotația se așteaptă să fie 90 sau 270 lungimea decalajului valoarea schimbării trebuie să fie 0 sau 12 valoarea schimbării trebuie să fie 0 sau 16 valoarea schimbării trebuie să fie 0 sau 8 valoarea schimbării trebuie să fie un multiplu de 16 schimbul nu este permis se aștepta operatorul de schimbare dimensiunea registrului este diferită față de instrucțiunea precedentă operanzii registrelor sursă și destinație trebuie să fie diferiți registrul sursă este diferit față de instrucțiunea precedentă nu se poate citi din registrul specificat nu se poate scrie în registrul specificat se așteaptă un registru de indicatori de stivă începutul registrului în afara intervalului decalajul de pornire nu este un multiplu de 2 decalajul de pornire nu este un multiplu de 4 eroare de sintaxă ( se aștepta „%c”, s-a găsit „%c”) eroare de sintaxă (se aștepta char „%c”, s-a găsit sfârșit de instrucțiune) formularul registru-index al PRFM nu acceptă coduri operaționale în intervalul 24-31. cei trei operanzi de registru trebuie sa fie distincți unul de altul acest „%s” ar trebui să aibă un „%s” imediat anterior nedefinit(ă) rescriere neașteptată a adresei necunoscută necunoscut 0x%02lx necunoscut 0x%04lx opțiune de dezasamblare S/390 necunoscută: %s restricționare necunoscută „%c” schimbare de operand necunoscută: %x specificație de privilegiu necunoscută stabilită de %s=%s registru necunoscut: %d opțiune de dezasamblare pentru procesor necunoscută: %s opțiune de dezasamblare nerecunoscută: %s set de nume de registru nerecunoscut: %s opțiune de dezasamblare nerecunoscută cu „=”: %s opțiune de dezasamblare nerecunoscută: %s formă de instrucțiune nerecunoscută instrucțiune nerecunoscută valoarea trebuie să fie multiplu de 16 valoarea trebuie să fie în intervalul 0 - 240 valoarea trebuie să fie în intervalul 0 la 28 valoarea trebuie să fie în intervalul 0 - 31 valoarea trebuie să fie în intervalul 1 - valoarea trebuie să fie putere de 2 valoare în afara intervalului 1 - 256 vector5 este în afara intervalului vector8 este în afara intervalului avertisment: se ignoră opțiunea necunoscută -M%s valoarea lățimii este în afara intervalului se încearcă scrierea într-un registru numai pentru citire PRIx64 Address 0x% is out of bounds.
Adresa 0x% este în afara limitelor.