(root)/
binutils-2.41/
opcodes/
po/
es.gmo
r<	LKX43 u A!!8"="7"t7#F#k#}_$K$w)%%2&[&'['((!))(@*(i*(*/*1*B+%`+%+1+.+?
,<M,?,C,(-(7-2`-E-1-9.1E.?w.(..)../N/[/"k/%///./$080V0
b0p0000	00	1
1%1@1S1i1}1(1111 222Q2l22222=2&/3V3e3$3"3*33
43,4`4
s4D~4C4+5&35%Z5)5%5!5!5$696:U6169666378J77"777778(8>8!V8x8'8'8878B39v9"9#999:$:!>:5`:&:':/:);/?;o;b;.;<7<S<n<<)<%<#<%
=+0=+\=1=1=%=+>1>>1p>>!>%>?<?W?#v?2?"?*?+@ G@h@@/@@@A A?AXA+mAAAA%A$B5B0PB0B#B*B%C7'C!_C!C5C"C+C (D ID jDD+D2D2
E)=EgEE)E!E'E'F'0FXFpFFFFFFG%GCGaGrG"GG"GGGH4HQH!nHHH HHHI,I=ITI%rIIII2I0I+0J.\J1JJJ%JK(K(>K%gK&KK&K KL)L)@L%jLLLL&LLM+M&?MfMrM~M!MM;MN
#N$.N%SN+yN/N+NOO&9O`O2tO2O2O,
P:P)TP~PP(PPP!Q 2QSQjQQQQQQQRR*R(>R%gRRRR!R+R'SFSfSSSSS%S	T T58TnT-T;T/T	(U2UOUWUgUwUUU UUU#V"8V"[V ~VVVVV&W*WFWVWeW-YQ/YPY9YZAZ"[[L\8]IS]9]]FX^w^_N_s_g`ama bab&ccsde6e6f68f5of:fLf1-g1_g1g.g?g=2hCphOh(i(-i;ViOi;i:j1YjJj(j"j-"k0Pkkk$k'k6k5(l-^l&lllll#m#%m
Im#Wm
{m'm#mmmn"n=;nynn0n!n,o!1oSo(so'oo"oTp3Zpp#p'p"p.q;q$Nq=sqq
q]qe.r,r'r-r1s-Is)ws)s,s s?t7Yt?t=t!uF1u%xu6uuuv#v?vwv*v#v:v:!w\w9zwUw#
x$.x%Sx$yxxx%x0xD.y7sy.y>y*zBDz%zwz5%{[{r{{{{1{+|1D|-v|+|.|5|55})k}0}8}8}*8~&c~2~~D~92Y%,+"+.ZEv"܀.%L'rL.$!;*])&;ق</R81<)*+TB.Ä/("(K(t'7Ņ>><.{ņ*׆ &#&J&qˇ"$#&H&o&&-D+T''Љ%(.Wq'!Ί
9%X~@ȋ6	1@4r8"+A]/y-.׍+# Op8*َ$:)Oy"̏+"N?_"
+А.9+=e9ݑ":X6l66ڒ0B2],1ϓ!#&B"iĔܔ-E]u.1ԕ#A$Y8~+!#)8Wv*ؗ@%1DW[7
0;Yey+ՙ'$1'V&~&$̚.L/j%ӛ`;Y^rR]$WQ
8
bY3qrVP5i|ABCD^V*\"f*)	\XDJ%kT#EgJ;Zn	kOZa=H2)/,j}K'1H.fPM-4b9Q@2F-<dtL`(h:'p~{[<61d
_E?+jlI0nGU&.!u=(9@677RC:W%o#paem4S_/c TOlAI
wSFLKmNx e[Ugo8"X$c0MG+]s,qiN5>3h>&zy!v?B

  For the options above, The following values are supported for "ARCH":
   
  For the options above, the following values are supported for "ABI":
   
  aliases            Do print instruction aliases.

  cp0-names=ARCH           Print CP0 register names according to
                           specified architecture.
                           Default: based on binary being disassembled.

  debug_dump         Temp switch for debug trace.

  fpr-names=ABI            Print FPR names according to specified ABI.
                           Default: numeric.

  gpr-names=ABI            Print GPR names according to specified ABI.
                           Default: based on binary being disassembled.

  hwr-names=ARCH           Print HWR names according to specified 
                           architecture.
                           Default: based on binary being disassembled.

  msa                      Recognize MSA instructions.

  no-aliases               Use canonical instruction forms.

  no-aliases         Don't print instruction aliases.

  no-aliases    Disassemble only into canonical instructions, rather
                than into pseudoinstructions.

  numeric       Print numeric register names, rather than ABI names.

  reg-names=ABI            Print GPR and FPR names according to
                           specified ABI.

  reg-names=ARCH           Print CP0 register and HWR names according to
                           specified architecture.

  virt                     Recognize the virtualization ASE instructions.

  xpa                      Recognize the eXtended Physical Address (XPA)
                           ASE instructions.

The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following ARC specific disassembler options are supported for use 
with -M switch (multiple options should be separated by commas):

The following ARM specific disassembler options are supported for use with
the -M switch:

The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following PPC specific disassembler options are supported for use with
the -M switch:

The following RISC-V-specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
				  addr16      Assume 16bit address size
  addr32      Assume 32bit address size
  addr64      Assume 64bit address size
  amd64       Display instruction in AMD64 ISA
  att         Display instruction in AT&T syntax
  att-mnemonic
              Display instruction in AT&T mnemonic
  data16      Assume 16bit data size
  data32      Assume 32bit data size
  dpfp            Recognize FPX DP instructions.
  dsp             Recognize DSP instructions.
  fpud            Recognize double precision FPU instructions.
  fpuda           Recognize double assist FPU instructions.
  fpus            Recognize single precision FPU instructions.
  hex             Use only hexadecimal number to print immediates.
  i386        Disassemble in 32bit mode
  i8086       Disassemble in 16bit mode
  intel       Display instruction in Intel syntax
  intel-mnemonic
              Display instruction in Intel mnemonic
  intel64     Display instruction in Intel64 ISA
  quarkse_em      Recognize FPU QuarkSE-EM instructions.
  spfp            Recognize FPX SP instructions.
  suffix      Always display instruction suffix in AT&T syntax
  x86-64      Disassemble in 64bit mode
# <dis error: %08lx># internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'$<undefined>%02x		*unknown*%d unused bits in i386_cpu_flags.
%d unused bits in i386_operand_type.
%dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number%s: %d: Missing `)' in bitfield: %s
%s: %d: Unknown bitfield: %s
%s: Error: %s: Warning: 'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*unknown operands type: %d**unknown*21-bit offset out of range64-bit address is disabled<function code %d><illegal instruction><illegal precision><internal disassembler error><internal error in opcode table: %s %s>
<unknown register %d>ABORT: unknown operandAddress 0x%s is out of bounds.
Assume all insns are Thumb insnsAttempt to find bit index of 0Bad case %d (%s) in %s:%d
Bad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.CpuMax != %d!
Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDon't know how to specify # dependency %s
Don't understand 0x%x 
Error: read from memory failedExamine preceding label to determine an insn's typeGPR odd is illegalHmmmm 0x%xIC note %d for opcode %s (IC:%s) conflicts with resource %s note %d
IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d
IC:%s [%s] has no terminals or sub-classes
IC:%s has no terminals or sub-classes
Immediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Internal disassembler errorInternal error:  bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
Internal error: bad sparc-opcode.h: "%s" == "%s"
Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
Internal: Non-debugged code (test-case missing): %s:%dInvalid size specifierLP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameMissing '#' prefixMissing '.' prefixMissing 'pag:' prefixMissing 'pof:' prefixMissing 'seg:' prefixMissing 'sof:' prefixName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Print unknown instructions according to length from first two bitsRegister list is not validRegister must be between r0 and r7Register must be between r8 and r15Register number is not validSR/SelID is out of rangeSelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbolUIMM = 00000 is illegalUIMM values >15 are illegalUIMM values >7 are illegalUnknown bitfield: %s
Unknown error %d
Unrecognised disassembler CPU option: %s
Unrecognised disassembler option: %s
Unrecognised register name set: %s
Unrecognized disassembler option: %s
Unrecognized field %d while building insn.
Unrecognized field %d while decoding insn.
Unrecognized field %d while getting int operand.
Unrecognized field %d while getting vma operand.
Unrecognized field %d while parsing.
Unrecognized field %d while printing insn.
Unrecognized field %d while setting int operand.
Unrecognized field %d while setting vma operand.
Value is not aligned enoughValue of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: rsrc %s (%s) has no chks
Warning: rsrc %s (%s) has no chks or regs
Warning: unrecognised CALLA addressing modeaccepted values are from -1 to 6address register in load rangeaddress writeback expectedattempt to set y bit when using + or - modifierbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte relocation unsupportedcan't cope with insert %d
can't create i386-init.h, errno = %s
can't create i386-tbl.h, errno = %s
can't find %s for reading
can't find i386-opc.tbl for reading, errno = %s
can't find i386-reg.tbl for reading, errno = %s
can't find ia64-ic.tbl for reading
cannot use odd number destination registercannot use odd number source registercgen_parse_address returned a symbol. Literal required.class %s is defined but not used
displacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedon't know how to specify %% dependency %s
dsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfirst register of the range should be r13floating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal bitmaskillegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinvalid %function() hereinvalid Ddd valueinvalid address type for operandinvalid addressing modeinvalid arithmetic immediateinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid mask fieldinvalid mfcr maskinvalid offsetinvalid operand.  type may have values 0,1,2 only.invalid position, should be 0, 16, 32, 48 or 64.invalid position, should be 0, 8, 16, or 24invalid position, should be 16, 32, 64 or 128.invalid position, should be one of: 0,4,8,...124.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register listinvalid register nameinvalid register number, should be blinkinvalid register number, should be fpinvalid register number, should be pclinvalid register offsetinvalid register operand when updatinginvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid size value must be on range 1-64.invalid size, should be 1, 2, 4, or 8invalid size, value must be invalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linelast register of the range doesn't fitmissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermost recent format '%s'
appears more restrictive than '%s'
multiple note %s not handled
multipliernegative immediate value not allowednegative or unaligned offset expectedno insns mapped directly to terminal IC %s
no insns mapped directly to terminal IC %s [%s]no shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formopcode %s has no class (ops %d %d %d)
operand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (not between 1 and 255)overlapping field %s->%s
overwriting note %d with note %d (IC:%s)
p0-p7 expectedparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangereg pair must be contiguousreg pair must start from even regregister R30 is a limm indicatorregister element indexregister must be BLINKregister must be GPregister must be ILINK1register must be ILINK2register must be PCLregister must be R0register must be R1register must be R2register must be R3register must be SPregister must be either r0-r3 or r12-r15register name used as immediate valueregister numberregister number must be evenregister out of rangeregister source in immediate moveregister unavailable for short instructionsrotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270rsrc %s (%s) has no regs
shift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsource and target register operands must be differentstack pointer register expectedsyntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)unable to change directory to "%s", errno = %s
undefinedunexpected address writebackunknownunknown	0x%02lxunknown	0x%04lxunknown constraint `%c'unknown operand shift: %x
unknown reg: %d
unrecognized form of instructionunrecognized instructionvalue must be a multiple of 16value must be in the range 0 to 240value must be in the range 0 to 28value must be in the range 0 to 31value must be in the range 1 to value must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s option
width value is out of rangez0-z15 expectedz0-z7 expectedProject-Id-Version: opcodes 2.30.0
Report-Msgid-Bugs-To: bug-binutils@gnu.org
POT-Creation-Date: 2018-01-13 13:44+0000
PO-Revision-Date: 2018-04-01 17:33+0200
Last-Translator: Francisco Javier Serrador <fserrador@gmail.com>
Language-Team: Spanish <es@tp.org.es>
Language: es
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
X-Generator: Poedit 2.0.4


  Para las opciones anteriores, se admiten los siguientes valores de "ARCH":
   
  Para las opciones anteriores, se admiten los siguientes valores de "ABI":
   
  aliases            No escribir alias de instrucción.

  cp0-names=ARCH           Muestra los nombres de registro CP0 de acuerdo a
                           la arquitectura especificada.
                           Por defecto: basado en el binario a desensamblar.

  debug_dump         intercambio temporal para trazo depurador.

  fpr-names=ABI            Escribe los nombres FPR de acuerdo a la ABI especificada.
                           Por defecto: numérico.

  gpr-names=ABI            Escribe nombres GPR de acuerdo a la ABI especificada.
                           Por defecto: basado en el binario a desensamblar.

  hwr-namess=ARCH           Escribe los nombres HWR de acuerdo
                            a las arquitectura especificada.
                           Por defecto: basado en binario siendo desensamblada.

  msa                      Reconoce instrucciones MSA.

  no-aliases               Utilizar formatos de instrucción canónico.

  no-aliases         No escribir instrucciones aliases.

  no-aliases    Desensamblar solo dentro de instrucciones canónicas, mejor
                que dentro de pseudoinstrucciones.

  numérico       Escribe registro numérico, mejor que nombres ABI.

  reg-names=ABI            Escribe los nombres GPR y FPR de acuerdo a
                           la ABI especificada.

  reg-names=ARCH           Escribe el registro CP0 y los nombres HWR de acuerdo a
                           la arquitectura especificada.

  virt                     Reconoce la virtualización de instrucciones ASE.

  xpa                      Reconoce instrucciones ASE eXtended Physical
                           Address (XPA).

Las siguientes opciones de desensamblador específicas de AARCH64 se admiten
para usarse con el interruptor -M (las opciones múltiples se deben separar con
comas):

Se admiten las siguientes opciones de desensamblador específicas de S/390
para usarse con el interruptor -M (las opciones múltiples deben separarse
con comas):

Se admiten las siguientes opciones de desensamblador específicas de ARM
para usarse con el interruptor -M:

Se admiten las siguientes opciones de desensamblador específicas de MIPS
para usarse con el interruptor -M (las opciones múltiples se deben separar
con comas):

Se admiten las siguientes opciones de desensamblador específicas de PPC con
el interruptor -M:

Se admiten las siguientes opciones especificas del desensamblador RISC-V
para emplearse con el interruptor -M (opciones múltiples deberían ser
separadas con comas):

Se admiten las siguientes opciones de desensamblador específicas de S/390
para usarse con el interruptor -M (las opciones múltiples deben separarse
con comas):

Se admiten las siguientes opciones de desensamblador específicas de i386/x86-64
con el interruptor -M (las opciones múltiples se deben separar con comas):

Aviso: desensemblado quizá está equivocado debido a clase de opcode adivinadas elegidas.
Utilice .M<class[,class]> para seleccionar la clase correcta de código de operación.
				  addr16      Asume un tamaño de dirección de 16bit
  addr32      Asume un tamaño de dirección de 32bit
  addr64      Asume un tamaño de dirección de 64bit
  amd64       Enseña las instrucciones en AMD64 ISA
  att         Enseña las instrucciones con sintaxis AT&T
  att-mnemonic
              Enseña las instrucciones con mnemónicos AT&T
  data16      Asume un tamaño de datos de 16bit
  data32      Asume un tamaño de datos de 32bit
  dpfp            Reconoce instrucciones FPX DP.
  dsp             Reconoce instrucciones DSP.
  fpud            Reconoce instrucciones precisión doble FPU.
  fpuda           Reconoce instrucciones FPU doble asistida.
  fpus            Reconoce instrucciones de precisión simple FPU.
  hex             Solo emplear número hexadecimal para escrituras inmediatas.
  i386        Desensambla en modo 32bit
  i8086       Desensambla en modo 16bit
  intel       Enseña las instrucciones con sintaxis Intel
  intel-mnemonic
              Enseña las instrucciones con mnemónicos Intel
  intel64       Enseña instrucción dentro de ISA Intel64
  quarkse_em      Reconocer instrucciones FPU QuarkSE-EM.
  spfp            Reconoce instrucciones FPX SP.
  suffix      Siempre muestra el sufijo de instrucción con sintaxis AT&T
  x86-64      Desensambla en modo 64bit
# <error de desensamblador: %08lx># error interno, modificador (%c) sin definir# error interno, operando indiefinido en `%s %s'$<sin definir>%02x		*desconocido*%d bits sin usar en i386_cpu_flags.
%d bits sin usar en i386_operand_type.
%dsp16() toma una dirección simbólica, no un número%dsp8() toma una dirección simbólica, no un número%s: %d: Falta un `)' en el campo de bits: %s
%s: %d: Campo de bits desconocido: %s
%s: Error: %s: Aviso: operador 'LSL' no admitidooperador 'ROR' no admitidodesplazamiento (DP) fuera de rango.desplazamiento (SP) fuera de rango.(desconocido)*tipo de operandos desconocido: %d**desconocida*desplazamiento de 21-bit fuera de rangodirección 64-bit está desactivada<código de función %d><instrucción ilegal><precisión ilegal><error interno del desensamblador><error interno en la tabla de códigos de operación: %s %s>
<registro %d desconocido>ABORTAR: operando desconocidoLa dirección 0x%s está fuera de los límites.
Asume todos instns son Thum insnsSe intentó encontrar un índice de bit de 0Case %d equivocado (%s) en %s:%d
Expresión inmediata equivocadaRegistro equivocado en el postincrementoRegistro equivocado en el preincrementoNombre de registro equivocado¡Graaaan Problema en parse_imm16!El número de bit para el registro general de indización está fuera del rango 0-15Se requiere una dirección de byte. - debe ser par.CpuMax != %d!
Desensambla "registro" como nombresDesensambla en modo de arquitectura ESADesensambla en modo z/ArchitectureNo sabe cómo especificar la dependencia # %s
No entiende 0x%x 
Error: lectura desde memoria falladaExamina etiquetas precedentes para determinar un tipo de insnGPR impar es ilegalHmmmm 0x%xIC como nota %d para el código de operación %s (IC:%s) en conflicto con recurso %s nota %d
IC como nota de %d en el código de operación %s (IC:%s) tiene conflictos con el recurso %s nota %d
IC:%s [%s] no tiene terminales o sub-clases
IC:%s no tiene terminales o sub-clases
El inmediato está fuera del rango -128 a 127El inmediato está fuera del rango -32768 a 32767El inmediato está fuera del rango -512 a 511El inmediato está fuera del rango -7 a 8El inmediato está fuera del rango -8 a 7El inmediato está fuera del rango 0 a 65535Error interno del desensambladorError interno: sparc-opcode.h equivocado: "%s", %#.8lx, %#.8lx
Error interno: sparc-opcode.h equivocado: "%s" == "%s"
Error interno: sparc-opcode.h equivocado: "%s", %#.8lx, %#.8lx
Interno: Código sin depurar (falta el caso de prueba): %s:%dInvalida especificador de tamañoLP_COUNT del registro no puede ser empleado como registro destinatarioLa etiqueta tiene conflictos con `Rx'La etiqueta tiene conflictos con el nombre de registroAusente '#' como prefijoAusente '.' como prefijoAusente 'pag:' como prefijoAusente 'pof:' como prefijoAusente 'seg:' como prefijoAusente 'sof:' como prefijoNombres globales bien conocidosNo hay reubicaciones para inmediatos smallNo es una dirección relativa a pc.Sólo se permite $sp o $15 para este código de operaciónSólo se permite $tp o $13 para este código de operaciónEl operando no es un símboloOperando fuera de rango. Debe estar entre -32768 y 32767.Escribe instrucciones desconocidas de acuerdo a longitud desde el primero de dos bitsLa lista de registros no es válidaEl registro debe estar entre r0 y r7El registro debe estar entre r8 y r15El número de registro no es válidoSR/SelID está fuera de rangoSelID está fuera de rangoSeleccionar nombres de registro crudoSeleccione nombres de registro empleados por GCCSeleccione nombres de registro empleado en documentación ISA de ARMSeleccione nombres de registro empleados dentro de APCSSeleccione nombres de registro dentro de ATPCSSeleccione nombres de registro especiales empleado en el ATPCSOperando small no era un número inmediatoEl número de registro de propósito especial está fuera de rangoError sintáctico: No termina con ')'Las siguientes opciones de desensamblador específicas de WebAssembly son
admitidas para usarse con el interruptor -M:
El porcentaje operador del operando no es un símboloUIMM = 00000 es ilegalUIMM valorados >15 son ilegalesUIMM valorados >7 son ilegalesCampo de bits desconocido: %s
Error desconocido %d
Opción CPU no reconocida del desensamblador: %s
Irreconocida opción de desensamblador: %s
Irreconocido registro del conjunto de nombre: %s
Opción no reconocida del desensamblador: %s
Irreconocido el campo %d al compilar insn.
Irreconocido el campo %d al decodificar insn.
Irreconocido el campo %d al obtener el operando int.
Irreconocido el campo %d al obtener el operando vma.
Irreconocido el campo %d al interpretar.
Irreconocido el campo %d mientras escribe insn.
Irreconocido el campo %d al establecer el operando int.
Irreconocido el campo %d al establecer el operando vma.
El valor no está suficientemente alineadoEl valor del operando A debe ser 0 o 1W como palabra clave inválida en del operando FR.W como registro esperadoAviso: desensamblado no creíble - sin suficientes bytes disponiblesAviso: ilegal como instr 2-opAviso: ilegal como inst emuladaAviso: uso reserevado de A/L y B/W bits detectadosAviso: el rsrc %s (%s) no tiene chks
Aviso: el rsrc %s (%s) no tiene chks o regs
Aviso: modo direccional CALLA no reconocidovalores aceptados son entre -1 a 6registro de dirección en el rango de cargadirección trasera esperadaintento de establecer el bit y cuando utilice + ó - como modificadorinstrucción equivocada `%.50s'instrucción equivocada `%.50s...'bit,base está fuera de rangobit,base está fuera de rango para el símbolooperando de ramificación sin alinearramificación a un desplazamiento imparel valor de ramificación no está en rango e indica un desplazamiento imparel valor de ramificación está fuera de rangono se admite la reubicación de byteno se puede lidiar con insert %d
no se puede crear i386-init.h, errno = %s
no se puede crear i386-tbl.h, errno = %s
no se puede encontrar %s para lectura
no se puede encontrar i386-opc.tbl para lectura, errno =%s
no se puede encontrar i386-reg.tbl para lectura, errno = %s
no se puede encontrar ia64-ic.tbl para lectura
no puede utilizar número impar de registro destinatariono puede usar un número impar de registro origencgen_parse_address devolvió un símbolo. Requerido literal.se define la clase %s pero no se utiliza
el valor de desubicación no está alineadoel valor de desubicación no está en el rango y no está alineadoel valor de desubicación está fuera de rangono sabe cómo especificar la dependencia %% %s
el inmediato dsp:16 está fuera de rangoel inmediato dsp:20 está fuera de rangoel inmediato dsp:24 está fuera de rangoel inmediato dsp:8 está fuera de rangoesperando obtuvo una dirección relativa: got(símbolo)esperando obtuvo una dirección relativa: gotoffhi16(símbolo)esperando obtuvo una dirección relativa: gotofflo16(símbolo)esperando dirección relativa gp: gp(símbolo)extiende operador esperadoregistro extrañoprimer registro del rango debería ser r13esperaba coma flotante inmediatavalor coma-flotante debe ser 0'0 o 1'0valor coma flotante debe ser 0'5 o 1'0valor coma flotante debe ser 0'5 o 2'0valor de operando L ilegalmáscara de bits ilegalvalor inmediato ilegal %sutilización ilegal de paréntesisimm10 está fuera de rangoimm:6 inmediato está fuera de rangoel inmediato está fuera del rango 0-7el inmediato está fuera del rango 1-2el inmediato está fuera del rango 1-8el inmediato está fuera del rango 2-9desplazamiento inmediatoinmediato fuera de rangoinmediato muy grande para tamaño de elementovalor inmediatoel valor inmediato no puede ser un registroel valor inmediato está fuera de rangoel valor inmediato está fuera de rangoesperado cero inmediaroincompartible valor operativo Lregistro índice en el rango de cargaregistro indexado xzr no está permitidoinvalida %funcion() aquíinvalida valor Dddinvalida tipo direccional para operandoinvalida modo de direccionamientoinvalida aritmética inmediatainvalida opción condicionalinvalida constanteinvalida contador de accesoinvalida operador extend/shiftinvalida inmediata, debe ser 1, 2 o 4invalida campo de máscarainvalida máscara mfcrinvalida desplazamientoinvalida operando.  tipo quizá tiene valores 0,1,2 únicamente.posición no válida, debería ser 0, 16, 32, 48 o 64.posición no válida, debería ser 0, 8, 16, o 24posición no válida, debería ser 16, 32, 64 o 128.posición no válida, debería ser una de: 0,4,8,...124.invalida cantidad post-incrementalinvalida registroinvalida registro para el ajuste de la pilainvalida lista de registrosinvalida nombre de registroinvalida número registrado, debería ser blinkinvalida número de regostro, debería ser fpinvalida número de registro, debería ser pclinvalida registro desplazadoinvalida operando de registro al actualizarinvalida MOV replicado inmediatoinvalida cantidad shiftinvalida operador shiftinvalida valor del tamaño debe estar en el rango 1- 64.tamaño inválido, debería ser 1,2,3, o 8invalida valor, valor debe ser invalida número sprginvalida número tbrvalor inválido para CMEM ld/st inmediatoinvalida valor para inmediatoomite pista sin alinearbasura al final de la líneaúltimo registro del rango no cabeausente `)'ausente `]'ausente operador extendidoausente mnemónico en la cadena sintácticaausente registroel formato más reciente '%s'
parece más restrictivo que '%s'
no se maneja la nota múltiple %s
multiplicadorvalor inmediato negativo no está permitidoesperaba desplazamiento no aliniado o negativono hay insns distribuída directamente al IC terminal %s
no hay insns distribuída directamente al IC terminal %s [%s]ninguna cantidad shift permitida para constantes de 8-bitno es un par r0l/r0h válidooffset(IP) no es una forma válidael código de operación %s no tiene clase (ops %d %d %d)
operando no es cerooperando fuera de rango (%ld no está entre %ld y %ld)operando fuera de rango (%ld no está entre %ld y %lu)operando fuera de rango (%lu no está entre %lu y %lu)operando fuera de rango (no está entre 1 y 255)traslapando campo %s→%s
se sobreescribe la nota %d con la nota %d (IC:%s)
se esperaba p0-p7parse_addr16: índice de operador inválido.el operando operador-porcentaje no es un símbolovalor posicionado fuera del rangopareja reg deben ser continuospareja reg deben iniciar desde reg parrequieren R30 es un limm indicadoríndice de elemento registroel registro debe ser BLINKel registro debe ser GPel registro debe ser ILINK1el registro debe ser ILINK2el registro debe ser PCLel registro debe ser R0el registro debe ser R1el registro debe ser R2el registro debe ser R3el registro debe ser SPel registro debe estar o entre r8-r3 o r12-r15nombre de registro utilizado como valor inmediatoel número de registroel número de registro debe ser parregistro fuera de rangoorigen de registro en move inmediatoel registro no está disponible para instrucciones shortrotación experada para ser 0, 90, 180, 270rotación esperada a ser 90 o 270el rsrc %s (%s) no tiene registros
cantidad shiftcantidad shift debe ser 0 o 12cantidad shift debe ser 0 o 16cantidad shift debe ser 0 u 8cantidad shift debe ser un múltiplo de 16shift no está inválidooperador shift esperadoorigen y destino de operaciones de registro deben ser diferentesrequerido registro de puntero de pilaerror sintáctico (se esperaba el carácter `%c', se encontró `%c')error sintáctico (se esperaba el carácter `%c', se encontró el final de la instrucción)no se puede modificar el directorio a "%s", errno = %s
indefinidodirección trasera inesperadadesconocidadesconocido	0x%02lxdesconocido	0x%04lxdesconoce restricción `%c'operando de desplazamiento desconocido: %x
reg desconocido: %d
no se reconoce la forma de instrucciónno se reconoce la instrucciónel valor debe ser un múltiplo de 16el valor debe estar en el rango 0 a 240el valor debe estar en el rango 0 a 28el valor debe estar en el rango 0 a 31el valor debe estar en el rango 1 a el valor debe ser potencia de 2valor fuera de rango 1 - 256vector5 está fuera del rangovector8 está fuera del rangoaviso: se descarta la opción -M%s desconocida
valor de anchura está fuera de rangose esperaba z0-z15se esperaba z0-z7